Úplné vysvetlenie procesu výroby čipov (2/2): od doštičiek po balenie a testovanie

Výroba každého polovodičového produktu vyžaduje stovky procesov a celý výrobný proces je rozdelený do ôsmich krokov:Spracovanie doštičiek - oxidácia - fotolitografia - leptanie - tenký depozícia filmu - prepojenie - Testovanie - balenie.

---

Krok 5: Depozícia tenkého filmu

Aby sme vytvorili mikro zariadenia vo vnútri čipu, musíme nepretržite ukladať vrstvy tenkých filmov a odstrániť prebytočné časti leptaním a tiež pridať niektoré materiály na oddelenie rôznych zariadení. Každý tranzistor alebo pamäťová bunka je vytvorená krok za krokom vyššie uvedeným procesom. „Tenký film“, o ktorom tu hovoríme, sa týka „filmu“ s hrúbkou menšou ako 1 mikrónom (μm, jednou milióntiny merača), ktoré sa nemôžu vyrábať bežnými metódami mechanického spracovania. Proces umiestnenia filmu obsahujúceho požadované molekulárne alebo atómové jednotky na oblátku je „depozícia“.

Aby sme vytvorili viacvrstvovú polovodičovú štruktúru, musíme najprv vyrobiť zásobník zariadení, tj striedavo stohovať viac vrstiev tenkých kovových (vodivých) filmov a dielektrických (izolačných) filmov na povrchu oblátky, a potom odstrániť nadbytočné časti opakovaným leptaním, aby vytvorili trojrozmernú štruktúru. Medzi techniky, ktoré sa môžu použiť na depozičné procesy, patrí chemická depozícia pary (CVD), depozícia atómovej vrstvy (ALD) a fyzikálne ukladanie pár (PVD) a metódy pomocou týchto techník sa môžu rozdeliť na suchú a mokrú ukladanie.

Ukladanie chemickej pary (CVD)

Pri ukladaní chemickej pary reagujú prekurzorové plyny v reakčnej komore za vzniku tenkého filmu pripojeného k povrchu oblátky a vedľajších produktov, ktoré sú čerpané z komory. Chemická depozícia pary so zvýšenou plazmou využíva plazmu na generovanie plynov reaktantov. Táto metóda znižuje reakčnú teplotu, vďaka čomu je ideálna pre štruktúry citlivé na teplotu. Použitie plazmy môže tiež znížiť počet depozícií, čo často vedie k kvalitnejším filmom.

Depozícia atómovej vrstvy (ALD)

Depozícia atómovej vrstvy tvorí tenké filmy ukladaním naraz iba niekoľko atómových vrstiev. Kľúčom k tejto metóde je cyklovanie nezávislých krokov, ktoré sa vykonávajú v určitom poradí, a zachovanie dobrého riadenia. Potiahnutie povrchu oblátky s prekurzorom je prvým krokom a potom sa zavedú rôzne plyny, aby reagovali s prekurzorom za vzniku požadovanej látky na povrchu oblátky.

Fyzické ukladanie pár (PVD)

Ako už názov napovedá, fyzické ukladanie pary sa týka tvorby tenkých filmov fyzickými prostriedkami. Napruting je metóda ukladania fyzickej párty, ktorá používa argónovú plazmu na rozprašovanie atómov z cieľa a ich ukladanie na povrch oblátky za vzniku tenkého filmu. V niektorých prípadoch je možné ukladaný film liečiť a vylepšiť technikami, ako je ultrafialové tepelné ošetrenie (UVTP).

Krok 6: Prepojenie

Vodivosť polovodičov je medzi vodičmi a nevodmi (t. J. Izolátormi), čo nám umožňuje plne kontrolovať tok elektriny. Littografia, leptanie a depozičné procesy založené na oblátkach môžu vytvárať komponenty, ako sú tranzistory, ale musia byť spojené, aby umožnili prenos a príjem energie a signálov.

Kovy sa používajú na prepojenie obvodu kvôli ich vodivosti. Kovy používané pre polovodiče musia splniť tieto podmienky:

· Nízky odpor: Pretože kovové obvody musia prejsť prúdom, kovy v nich by mali mať nízky odpor.

· Termochemická stabilita: Vlastnosti kovových materiálov musia zostať nezmenené počas procesu prepojenia kovu.

· Vysoká spoľahlivosť: Ako sa vyvíja technológia integrovaného obvodu, musí mať aj malé množstvo materiálov na prepojenie kovov dostatočnú trvanlivosť.

· Náklady na výrobu: Aj keď sú splnené prvé tri podmienky, náklady na materiál sú príliš vysoké na to, aby vyhovovali potrebám hromadnej výroby.

Proces prepojenia používa hlavne dva materiály, hliník a meď.

Proces prepojenia hliníka

Proces prepojenia hliníka začína depozíciou hliníka, aplikáciou fotorezistov, expozíciou a vývojom, po ktorom nasleduje leptanie, aby sa selektívne odstránili akýkoľvek prebytočný hliník a fotorezista pred vstupom do oxidačného procesu. Po dokončení vyššie uvedených krokov sa procesy fotolitografie, leptania a depozície opakujú až do dokončenia prepojenia.

Okrem svojej vynikajúcej vodivosti je hliník ľahko tiež ľahko fotolitograf, lept a vklad. Okrem toho má nízku cenu a dobrú adhéziu k oxidovému filmu. Jeho nevýhodami sú, že je ľahké korodovať a má nízku teplotu topenia. Okrem toho, aby sa zabránilo tomu, aby hliník reagoval s kremíkom a spôsobil problémy s pripojením, je potrebné pridať ložiská kovov na oddelenie hliníka od doštičky. Toto ložisko sa nazýva „bariérový kov“.

Hliníkové obvody sú tvorené depozíciou. Po vstupe do vákuovej komory sa tenký film vytvorený hliníkovými časticami priľne do oblátky. Tento proces sa nazýva „depozícia pár (VD)“, ktorý zahŕňa chemické ukladanie pary a fyzikálne ukladanie pary.

Proces prepojenia medi

Keď sa polovodičové procesy stávajú sofistikovanejšími a veľkosť zariadení sa zmenšuje, rýchlosť pripojenia a elektrické vlastnosti hliníkových obvodov už nie sú primerané a sú potrebné nové vodiče, ktoré spĺňajú tak veľkosť aj požiadavky na náklady. Prvým dôvodom môže meď nahradiť hliník, že má nižší odpor, čo umožňuje rýchlejšie rýchlosti pripojenia zariadenia. Meď je tiež spoľahlivejšia, pretože je odolnejšia voči elektromigrácii, pohyb kovových iónov, keď prúd tečie kovom, ako hliník.

Meď však ľahko nevytvára zlúčeniny, čo sťažuje odparovanie a odstránenie z povrchu oblátky. Aby sme vyriešili tento problém, namiesto leptania meďnatého ukladáme a leptajte dielektrické materiály, ktoré tvoria vzory kovovej čiary pozostávajúce z výkopov a v prípade potreby, a potom vyplňte vyššie uvedené „vzory“ medi na dosiahnutie prepojenia, procesu nazývaného „damascen“.

Keďže atómy medi naďalej difundujú do dielektriku, izolácia sa znižuje a vytvára bariérovú vrstvu, ktorá blokuje atómy medi pred ďalšou difúziou. Na bariérovej vrstve sa potom vytvorí tenká vrstva semien medi. Tento krok umožňuje elektroplatovanie, čo je vyplnenie vzorov vysokých pomerov strán s meďou. Po naplnení sa prebytočná meď môže odstrániť kovovými chemickým mechanickým leštením (CMP). Po dokončení je možné uložiť oxidový film a prebytočný film môže byť odstránený fotolitografiou a leptaním procesov. Vyššie uvedený proces sa musí opakovať, až kým sa neprekoná prepojenie medi.

Od vyššie uvedeného porovnania je zrejmé, že rozdiel medzi prepojením medi a prepojením hliníka je v tom, že prebytočná meď sa odstráni skôr kovovým CMP ako leptaním.

Krok 7: Testovanie

Hlavným cieľom testu je overiť, či kvalita polovodičového čipu spĺňa určitý štandard, aby sa eliminovalo chybné produkty a zlepšili spoľahlivosť čipu. Testované chybné výrobky navyše nevstúpia do kroku balenia, čo pomáha ušetriť náklady a čas. Elektronické triedenie matrice (EDS) je testovacia metóda pre doštičky.

EDS je proces, ktorý overuje elektrické charakteristiky každého čipu v stave oblátky, a tým zlepšuje výťažok polovodiča. EDS je možné rozdeliť do piatich krokov nasledovne:

01 Monitorovanie elektrických parametrov (EPM)

EPM je prvým krokom v testovaní polovodičových čipov. Tento krok bude testovať každé zariadenie (vrátane tranzistorov, kondenzátorov a diód) potrebných pre polovodičové integrované obvody, aby sa zabezpečilo, že ich elektrické parametre spĺňajú normy. Hlavnou funkciou EPM je poskytnúť namerané údaje o elektrických charakteristikách, ktoré sa použijú na zlepšenie účinnosti výrobných procesov polovodičov a výkonu produktu (nie na detekciu chybných výrobkov).

02 Test starnutia oblátok

Miera defektu polovodiča pochádza z dvoch aspektov, konkrétne z miery výrobných defektov (vyššia v počiatočnej fáze) a miery defektov v celom životnom cykle. Test starnutia doštičiek sa týka testovania oblátky pri určitej teplote a napätí AC/DC, aby sa zistilo produkty, ktoré môžu mať v počiatočnom štádiu defekty, to znamená, aby sa zlepšila spoľahlivosť konečného produktu zistením potenciálnych defektov.

03 Detekcia

Po dokončení testu starnutia musí byť polovodičový čip pripojený k testovaciemu zariadeniu pomocou sondovej karty a potom sa môžu testy teploty, rýchlosti a pohybu vykonať na oblátku na overenie príslušných polovodičových funkcií. V tabuľke nájdete popis konkrétnych testovacích krokov.

04 Oprava

Oprava je najdôležitejším testovacím krokom, pretože niektoré chybné čipy sa dajú opraviť výmenou problematických komponentov.

05 bodkovanie

Čipy, ktoré zlyhali v elektrickom teste, boli vyriešené v predchádzajúcich krokoch, ale stále musia byť označené, aby ich rozlíšili. V minulosti sme potrebovali označiť chybné čipy špeciálnym atramentom, aby sme sa ubezpečili, že sa dajú identifikovať voľným okom, ale teraz ich systém automaticky zoradí podľa hodnoty testovacích údajov.

Krok 8: Balenie

Po predchádzajúcich niekoľkých procesoch bude oblátka tvoriť štvorcové čipy rovnakej veľkosti (známe tiež ako „jednotlivé čipy“). Ďalšia vec, ktorú treba urobiť, je získať jednotlivé čipy rezaním. Novo rezané čipy sú veľmi krehké a nemôžu si vymieňať elektrické signály, takže ich je potrebné spracovať osobitne. Tento proces je balenie, ktoré zahŕňa vytvorenie ochrannej škrupiny mimo čipu polovodiča a umožnenie im výmenu elektrických signálov vonku. Celý proces balenia je rozdelený do piatich krokov, konkrétne na pílenie oblátkov, uchytenie jedného čipu, prepojenie, formovanie a testovanie obalov.

01 oblátkové pílenie

Aby sme mohli odrezať nespočetné husto usporiadané čipy z oblátky, musíme najprv opatrne „brúsiť“ zadnú časť doštičky, až kým jej hrúbka nespĺňa potreby procesu balenia. Po brúsení môžeme rezať pozdĺž čiary Scribe na oblátku, až kým sa polovodičový čip neoddeľuje.

Existujú tri typy technológie piliectva oblátkov: rezanie čepele, laserové rezanie a rezanie plazmy. Dicing Blade je použitie diamantovej čepele na rezanie oblátky, ktorá je náchylná na trecké teplo a zvyšky, a tak poškodzuje oblátku. Laserové dikingy má vyššiu presnosť a dokáže ľahko manipulovať s tenkou hrúbkou alebo malými pisárskymi čiarmi. Dicing Plazmov používa princíp leptania plazmy, takže táto technológia je tiež použiteľná, aj keď je rozstup Scribe Line veľmi malá.

02 Príloha s jednou doštičkou

Po oddelení všetkých čipov od oblátky musíme k substrátu pripevniť jednotlivé čipy (jednotlivé doštičky) (olovo). Funkciou substrátu je chrániť polovodičové čipy a umožniť im výmenu elektrických signálov s vonkajšími obvodmi. Na pripevnenie triesok sa môžu použiť kvapalina alebo pevná páska.

03 Prepojenie

Po pripojení čipu k substrátu musíme tiež pripojiť kontaktné body týchto dvoch, aby sme dosiahli výmenu elektrických signálov. V tomto kroku sa dajú použiť dve metódy pripojenia: Drôtové spojenie pomocou tenkých kovových drôtov a lepkavých štiepok pomocou sférických zlatých blokov alebo plechových blokov. Drôtové spájanie je tradičná metóda a technológia lepkavých čipov Flip môže urýchliť výrobu polovodičov.

04 formovanie

Po dokončení spojenia polovodičového čipu je potrebný proces lišty na pridanie balíka na vonkajšiu stranu čipu na ochranu polovodičového integrovaného obvodu pred vonkajšími podmienkami, ako je teplota a vlhkosť. Po vyrobení formy obalu podľa potreby musíme do formy vložiť polovodičový čip a epoxidovú lištovú zlúčeninu (EMC) a utesniť ju. Utesnený čip je konečná forma.

05 Test obalov

Čipy, ktoré už mali svoju konečnú formu, musia tiež absolvovať konečný test defektu. Všetky hotové polovodičové čipy, ktoré vstupujú do konečného testu, sú dokončené polovodičové čipy. Budú umiestnené do testovacieho zariadenia a nastavia rôzne podmienky, ako je napätie, teplota a vlhkosť pre elektrické, funkčné a rýchlostné testy. Výsledky týchto testov sa môžu použiť na nájdenie defektov a zlepšenie kvality produktu a účinnosť výroby.

Vývoj technológie balenia

Keď sa veľkosť čipu zmenšuje a zvyšuje sa požiadavky na výkon, balenie v posledných rokoch prešlo mnohými technologickými inováciami. Niektoré technológie a riešenia obalov zameraných na budúcnosť zahŕňajú použitie depozície pre tradičné procesy back-end, ako sú obaly na úrovni oblátok (WLP), nárazové procesy a technológia redistribučnej vrstvy (RDL), ako aj technológie leptania a čistenia pre výrobu oblák.

Čo je pokročilé balenie?

Tradičné balenie vyžaduje, aby sa každý čip vyrezal z oblátky a umiestnil sa do formy. Balenie na úrovni oblátok (WLP) je typ pokročilej technológie balenia, ktorá sa týka priameho zabalenia čipu stále na oblátke. Proces WLP je najprv zabaliť a testovať a potom oddeliť všetky vytvorené čipy od oblátky naraz. V porovnaní s tradičným balením sú výhodou WLP nižšie výrobné náklady.

Pokročilé balenie je možné rozdeliť na 2D balenia, 2,5D balenia a 3D balenie.

Menšie 2D balenie

Ako už bolo spomenuté, hlavný účel procesu balenia zahŕňa odoslanie signálu polovodičového čipu na vonkajšiu stranu a hrbole vytvorené na oblátku sú kontaktné body na odosielanie vstupných/výstupných signálov. Tieto hrbole sú rozdelené na fanúšikov a fanúšikov. Bývalý v tvare ventilátora je vo vnútri čipu a druhý v tvare ventilátora je za rozsahom čipov. Voláme I/O vstupný/výstupný signál (vstup/výstup) a počet vstupov/výstupu sa nazýva počet I/O. Počet I/O je dôležitým základom pre určenie metódy balenia. Ak je počet I/O nízky, používa sa balenie ventilátora. Pretože veľkosť čipu sa po balení príliš nemení, tento proces sa nazýva aj balenie v rozsahu ChIP (CSP) alebo obalu na úrovni oblátok (WLCSP). Ak je počet I/O vysoký, obvykle sa používa balenie ventilátorov a okrem hrčiek sa vyžaduje redistribučné vrstvy (RDL), aby sa umožnilo smerovanie signálu. Toto je „Balenie na úrovni oblátok na ventilátor (Fowlp).“

2,5D balenie

Technológia 2.5D môže vložiť dva alebo viac typov čipov do jedného balíka a zároveň umožniť smerovanie signálov bočné, čo môže zväčšiť veľkosť a výkon balíka. Najčastejšie používanou metódou balenia 2.5D je vložiť pamäťové a logické čipy do jedného balíka prostredníctvom kremíkového vkladača. Balenie 2.5D vyžaduje základné technológie, ako sú napríklad priechodné priechody (TSV), mikroúrovne a RDL s jemným bodom.

3D balenie

Technológia 3D balenia môže vložiť dva alebo viac typov čipov do jedného balíka a zároveň umožniť smerovanie signálov vertikálne. Táto technológia je vhodná pre menšie a vyššie polovodičové čipy v rámci I/O. TSV sa môže použiť na čipy s vysokými vstupmi/O počtami a drôtové spojenie sa môže použiť na čipy s nízkymi vstupmi/O počtami a nakoniec tvoria signálny systém, v ktorom sú čipy usporiadané vertikálne. Medzi základné technológie potrebné pre 3D balenie patrí technológia TSV a Micro-Bump.

Doteraz bolo úplne zavedených osem krokov výroby polovodičových výrobkov „Spracovanie doštičiek - oxidácia - fotolitografia - leptanie - depozícia tenkého filmu - prepojenie - testovanie - balenie“. Od „piesku“ po „čipy“, technológia Semiconductor vykonáva skutočnú verziu „premeny kameňov na zlato“.

---

Vetek Semiconductor je profesionálny čínsky výrobcaCarbid povlaky, Kremík, Špeciálny grafit, Keramika kremíkaaĎalšia polovodičová keramika. Vetek Semiconductor sa zaväzuje poskytovať pokročilé riešenia pre rôzne výrobky SIC Wafer pre polovodičový priemysel.

Ak máte záujem o vyššie uvedené produkty, neváhajte a kontaktujte nás priamo.  

Mob: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

E -mail: anny@veteksemi.com